快捷搜索:

基于AVR单片机的数控移相信号发生器设计

1 前 言

移信托号发生器属于旌旗灯号源的一个紧张组成部分,但传统的模拟移相有许多不够,如移相输出波形易受输入波形的影响,移相角度与负载的大年夜小和性子有关,移相精度不高,分辨率较低等。而且,传统的模拟移相不能实现随意率性波形的移相,这主如果由于传统的模拟移相由移相电路的幅相特点所抉择,对付方波、三角波、锯齿波等非正弦旌旗灯号各次谐波的相移、幅值衰减不同等,从而导致输出波形发生畸变。今朝使用DDS技巧孕育发生旌旗灯号源的措施获得了广泛的利用,然则专用DDS芯片因为采纳特定的集成工艺,内部数字旌旗灯号哆嗦很小,弗成以输出高质量的模拟旌旗灯号。跟着今世电子技巧的成长,分外是随单片机和可编程技巧的成长而兴起的数字移相技巧却很好地办理了这一问题。在浩繁的单片机之中,AVR 单片机是今朝最新单片机系列之一,其凸起的特征在于速率高、片内硬件资本富厚等。以FPGA为核心的PLD产品,是近几年集成电路中成长最快的产品。采纳FPGA芯片,可并行处置惩罚多项义务,其高速机能好(履行速率达到纳秒级),纯硬件系统的靠得住性高。使用FPCA实现DDS能很好地办理专用DDS芯片的诸多毛病,他可以根据必要方便地实现各类对照繁杂的调频、调相和调幅功能,具有优越的实用性。

本文结合AVR系列单片机ATmega16和采纳FPGACyclone器件实现DDS的一种数字式移信托号发生器设计新规划。该规划具有机动可变的特征,更紧张的是可以和其他功能模块组合扩展为随意率性旌旗灯号发生器。

2 系统总体规划设计及实现

他包括键盘按键节制部分,单片机系统部分,FPGA部分,以及幅度节制和D/A转换电路。单片机采纳ATmega16,他根据矩阵式键盘输入给FPGA送出频率节制字与相位节制字,用于设定输出正弦波的频率与相位。高速D/A转换器用于正弦波的DA转换,使用单片机的幅度节制字来节制他的参考电压可以达到数字调幅的目的。FPGA构成DDS的核心部分,用于接管送来的频率字与相位字,同时给DA转换器输出正弦波数据。采纳字符型液晶1602A显示屏实时显示输出的频率与相位。

2.1 单片机与FPGA间的通信

ATmega16的同步串行接口容许在芯片和外设之间,或几个AVR单片机之间,以与标准SPI接口协议兼容的要领进行高速的同步数据传输。本系统中,ATmega16只认真发送数据,不必要接管数据,故设置为主机事情模式。

2.2 数控移信托号发生器设计

DDS的主要思惟是从相位的观点启程合成所需的波形,。他采纳了相位累加振荡措施的直接数字合成系统,把正弦波在相位上的精度定为N位,得分辨率为1/2N。用时钟频率fclk一次读取数字相位圆周上各点作为地址,对出响应ROM中的正弦波的幅度值,然后经DAC重构正弦波。相位累计器的感化是读取数字相位圆周上各点时可以每隔M个点读一个数值,从而获得输出正弦波频率fsin为:

基于DDS的数字移信托号发生器是全部系统的设计核心部分,其电路模型图如图4所示。这部分完全是由VHDL说话设计,并在FPGA Cyclone器件上实现的。电路要求能输出2路正弦旌旗灯号,由2路10位D/A实现波形输出。旌旗灯号频率能经由过程输入的8位频率节制字同步节制;此中一起作为参考旌旗灯号,另一起是可移相的旌旗灯号,可经由过程输入的8位相位节制字节制。此中“FWORD”是8位频率节制字,节制输出波形旌旗灯号的频移量;“PWORD”是8位相移节制字,节制输出波形的相移量;ADDER32B及AD-DER10B分手为32位和10位加法器;SIN_ROM是寄放波形数据的ROM,10位数据线,10位地址线(数据和地址线最大年夜可以到32位),此中正弦波数据文件是后缀为mif的文件,可由C法度榜样直接天生。REG32B和REG10B分手是32位和10位寄存器;POUT和FOUT为8位输出,可以分手与两个高速D/A连接,输出参考旌旗灯号和可移相波形旌旗灯号。

2.3 嵌入式相环的设计

当输出波形频率较高时,因为采样一个完备周期的波形数据点数削减,势必引起波形掉真,要打消波形掉真,一是可以增添采样波形数据的点数,二是前进系统的主事情时钟频率。若不增添外配ROM的环境下,可以应用后一种措施。本系统设计时在充分使用FPGA的存储空间的环境下,为了前进波形的输出频率(在不掉真的前提下),还应用了Cyclone器件中的嵌入式锁相环,前进系统的主事情时钟频率,在实际事情时的主时钟频率达120 MHz。

3 实验结论

经由过程设计和实验,得出以下结论:

(1)本设计经由过程键盘节制波形输出的频率和相位,波形频率可调范围为:10 Hz~15 MHz,相位可调范围为:0°~360°,频率最小步进值为1.795 15 Hz。

(2)波形掉真度与储存波形ROM的位数及主事情时钟频率有关。

(3)应用FPGA中的嵌入式锁相环或者增添采样波形数据的点数(此时必要外设置设置设备摆设摆设ROM),可以大年夜大年夜前进主事情时钟的频率,打消波形掉真。采纳哪种措施或同时采纳两种措施,取决于实际利用的必要。采纳VHDL说话,具有很强的电路描述和建模能力,能从多个层次对数字系统进行建模和描述,从而大年夜大年夜简化了硬件设计义务,前进了设计效率和靠得住性。

(4)基于FPGA和VHDL的在系统可重编程的特征,系统更新只需改动VHDL法度榜样即可,无需从新制作系统。外围电路数/模转换器的节制也可由VHDL法度榜样实现,是以数/模转换芯片替换方便。

(5)采纳ATmega16单片机,可实现在线编程,方便机动,前进了开拓效率,同时采纳串行数据传送要领占用口线少,削减了资本的挥霍。

(6)本设计中的DDS电路与专用DDS集成芯片比拟,其机动性更好,可天生随意率性波形,频率分辨率高,转换速率快,稳定性好,精度高,且均可对频率、相位、幅度实现程控,更紧张的是,他假如作为IP核将具有更大年夜的可移植性。

责任编辑;zl

您可能还会对下面的文章感兴趣: